20世纪80年月初,加州年夜学伯克利分校的DavidPatterson传授及斯坦福年夜学的JohnHennessy传授别离带领的团队,提出了精简指令集计较(RISC)理念。RISC的基本思惟是经由过程简化指令集,使处置惩罚器设计更简朴、效率更高。 2010年,加州年夜学伯克利分校的KrsteAsanović传授及他的团队启动了RISC-V项目,旨于设计一个新的、开放的指令集架构,满意现代计较的需求。2014年,该团队发布了RISC-V的初始规范,包括32位及64位的基本指令集。该规范的发布标记着RISC-V作为一个开源指令集架构正式进入公家视线。 RISC-V国际基金会首席架构师、SiFive首席架构师、加州年夜学伯克利分校研究生院名望传授KrsteAsanovic 7月17日,RISC-V国际基金会首席架构师、SiFive首席架构师、加州年夜学伯克利分校研究生院名望传授KrsteAsanovic亲临于上海举办的2025年RISC-V中国峰会,发表了题为《连合的状况》的演讲。他体系论述了RISC-V于嵌入式范畴、运用处置惩罚器和AI加快器中的广泛运用,夸大了其作为开放尺度指令集架构(ISA)的将来潜力,并描绘了RISC-V于垂直范畴成长的蓝图。 Asanovic指出,RISC-V已经于嵌入式范畴 根底安定 ,芯片出货量已经到达 数十亿甚至上百亿颗 。同时,其于运用处置惩罚器范畴的普和正加快推进,开放尺度特征与模块化设计,使其成为新兴AI加快器的抱负选择。 RISC-V最使人振奋的进展是其于AI范畴的部署。 他夸大,RISC-V的通用计较模子撑持标量、向量及矩阵能力的均衡(如Zvfbfa、Zvfofp8min提案),答应统一焦点运行非AI使命与AI使命,从而简化软件开发、降低延迟并晋升硬件使用率。 试验数据显示,基在RISC-V的硬件平台可高效运行初期AI模子,且新模子适配成本低廉。 他还有提到,RISC-V的矫捷性及可扩大性使其可以或许顺应从低功耗微节制器到高机能计较的广泛需求。经由过程模块化设计,开发者可矫捷组合指令集组件,满意差别市场的定制化需求。这类 简朴、矫捷、开放 的特征,使患上RISC-V的运用规模远超其他指令集架构。 Asanovic暗示,RISC-V正于进入多个垂直范畴(如汽车、工业节制、物联网等),但每一个范畴的乐成不仅依靠单一技能冲破,更需要财产链上下流协同构建生态体系。 咱们需要弥补指令集或者软件撑持的空缺,同时连结总体ISA设计的联贯性。 1.微节制器与汽车范畴 RISC-V针对于微节制器的RVM配置文件(草案RVM23)已经启动,将来将推出汽车级MCU尺度。Asanovic夸大,经由过程开源尺度赋能微节制器,RISC-V将进一步渗入到汽车电子等高靠得住性场景。 2.AI与矩阵扩大 RISC-V对于AI的撑持是其将来成长的焦点标的目的。今朝,RISC-V向量扩大(RVV)已经撑持BF16(Zvfbfa)及OFP8(Zvfofp8min)等数据类型,并经由过程多种矩阵扩大方案(如Zvbdot、Separate-Matrix、Vector-Matrix)晋升AI计较效率。Asanovic吐露,矩阵扩大技能将成为RISC-V尺度开发中最活跃的部门。 3.安全与内存掩护 为应答安全挑战,RISC-V正于开发多项安全扩大,包括SPMP(第二级内存掩护)、CHERI(能力硬件加强)及轻量级内存标志(LightweightMemoryTagging)等,以撑持及时操作体系及高安全性运用场景。 Asanovic具体先容了RISC-V的尺度化进展: Asanovic吐露,RVA23的硬件解决方案将在年内落地,而下一代RVA30规划在2030年发布,聚焦更长指令格局( 32位)与新型数据类型撑持,以应答算力需求的连续增加。 Asanovic夸大,RISC-V的乐成源在其开放性: 愈来愈多的行业介入者意想到,RISC-V将成为将来主流ISA。 他指出,只管差别范畴走向主流的时间线差别,但RISC-V的开放尺度特征使其可以或许跨范畴复用技能,鞭策整个生态的协同进化。 此外,RISC-V与Linux、安卓等操作体系的深度互助,进一步巩固了其于通用计较及AI范畴的竞争力。Asanovic暗示: 咱们正于与互助伙伴配合确保RISC-V的软件生态可以或许匹配硬件立异,为开发者提供无缝撑持。 演讲末了,Asanovic总结称,RISC-V已经从 观点 走向 实践 ,其基础组件已经就位并运行优良。将来,RISC-V将经由过程聚焦垂直范畴、完美生态短板,连续鞭策技能立异与财产落地。 RISC-V不仅是一个指令集,更是一个毗连全世界开发者与行业的开放平台。 他说道。






